AMD اعلام کرده است پروژه openSIL به هدف آمادگی تولید (Production Readiness) با پردازنده‌های نسل ششم EPYC با نام «Venice» دست یافته است. این پروژه جایگزین متن‌باز برای AGESA محسوب می‌شود و هدف آن ارائه مقداردهی سیلیکون پردازنده (CPU Silicon Initialization) به صورت متن‌باز است.
openSIL و پایان وابستگی به AGESA
openSIL از سال ۲۰۲۳ توجه طرفداران نرم‌افزار متن‌باز را به خود جلب کرده است، زیرا می‌تواند جایگزین سنتی AGESA در فرایند راه‌اندازی پردازنده شود. پیش‌تر با نسل Zen 5 پشتیبانی اثبات‌مفهوم (Proof-of-Concept) این پروژه در Coreboot روی یک مادربرد MSI Ryzen و یک مادربرد سروری Gigabyte EPYC، از طریق پورت‌های Dasharo مبتنی بر Coreboot توسط 3mdeb، ارائه شده بود.
تأیید AMD: هیچ پلتفرم Venice بدون openSIL بوت نشده است
با عرضه پردازنده‌های AMD EPYC 9006 SP7، موضوع openSIL در ارائه‌ها و اسلایدهای رسانه‌ای مطرح نشد. پیگیری‌ها نشان می‌دهد openSIL به اهداف تولیدی اعلام‌شده خود با EPYC نسل ششم «Venice» رسیده است. AMD در این باره تأکید کرده است: «هیچ پلتفرم Venice بدون openSIL چیزی را بوت نکرده است.»
زمان انتشار کد متن‌باز openSIL برای Venice
AMD همچنین تأیید کرده است کد متن‌باز openSIL برای Venice تا یک فصل (Quarter) پس از عرضه رسمی محصول منتشر می‌شود. این بازه زمانی حدود سه ماه را در بر می‌گیرد و با ارائه‌های پیشین openSIL هم‌راستا است. بر این اساس، اهداف openSIL که در سال ۲۰۲۴ ترسیم شده بودند، با Venice مطابق برنامه در حال تحقق هستند.
Coreboot و OpenBMC در سرورهای EPYC
AMD همچنان میزان علاقه و پشتیبانی مشتریان برای سرورهای EPYC 9006 مبتنی بر Coreboot را رصد می‌کند. انتشار کد openSIL Venice می‌تواند امکان فعالیت‌هایی مانند کار مستقل 3mdeb روی Dasharo مبتنی بر Coreboot برای مادربردهای خرده‌فروشی را فراهم‌تر کند. علاوه بر این، مادربردهای مرجع EPYC 9006 از OpenBMC استفاده می‌کنند؛ رویه‌ای که AMD از نسل Genoa آغاز کرده و جایگزینی متن‌باز برای نرم‌افزارهای اختصاصی BMC است.